IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant:

IMAI, Hajime et al

Conf.:

Appl. No.:

NEW

Group:

Filed:

September 17, 2003

Examiner:

For:

WIRING SUBSTRATE AND METHOD FOR

MANUFACTURING THE SAME

LETTER

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

September 17, 2003

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2002-291085

October 3, 2002

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 02-2448 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWART, KOLASCH & BIRCH, LLP

Charles dorenstein,/#29,27

P.O. Box 747

CG/tmr 4633-0105P Falls Church, VA 22040-0747

(703) 205-8000

Attachment(s)

日本国特許庁 JAPAN PATENT OFFICE

IMAI et al September 17, 2003 BOKB LLP 703-205-8000 4033-0105P

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月 3日

出 願 番 号

Application Number:

特願2002-291085

[ST.10/C]:

[JP2002-291085]

出 願 人 Applicant(s):

シャープ株式会社

2003年 7月 2日

特許庁長官 Commissioner, Japan Patent Office



特2002-291085

【書類名】 特許願

【整理番号】 02J02292

【提出日】 平成14年10月 3日

【あて先】 特許庁長官 殿

【国際特許分類】 G09F 9/30

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 今井 元

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 杉本 修

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 岡田 勝博

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 小笠原 功

【特許出願人】

【識別番号】 000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【手数料の表示】

【予納台帳番号】

014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0208453

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 配線基板およびその製造方法

【特許請求の範囲】

【請求項1】 基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記独立配線パターンに最も近接し、かつ前記ショートリングと同一平面において連続する連続配線パターンと、前記独立配線パターンおよび前記連続配線パターンを覆う絶縁膜とを有する配線基板であって、

前記絶縁膜は、前記独立配線パターンまで貫通する第1貫通口と、前記連続配線パターンまで貫通する第2貫通口とを有する、配線基板。

【請求項2】 前記第1貫通口から前記連続配線パターンまでの距離は、前記第1貫通口および前記第2貫通口を結ぶ仮想線上における、前記第2貫通口から前記連続配線パターンまでの距離よりも長い、請求項1に記載の配線基板。

【請求項3】 基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記ショートリングと同一平面において連続する第1連続配線パターンと、前記独立配線パターンおよび前記第1連続配線パターンの間に介在し、かつ前記ショートリングと同一平面において連続する第2連続配線パターンと、前記独立配線パターン、前記第1および第2連続配線パターンを覆う絶縁膜とを有する配線基板であって、

前記絶縁膜は、前記独立配線パターンまで貫通する第1貫通口と、前記第1連続配線パターンまで貫通する第2貫通口と、前記第2連続配線パターンまで貫通する第3貫通口とを有しており、

前記独立配線パターンおよび前記第1連続配線パターンは、前記第2連続配線 パターンを跨ぐ接続パターンによって、前記第1貫通口および前記第2貫通口を 介して電気的に接続されており、

前記第3貫通口は、前記接続パターンの形成領域以外の領域に形成されている 、配線基板。

【請求項4】 基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記ショートリング

と同一平面において連続する第1連続配線パターンと、前記独立配線パターンおよび前記第1連続配線パターンの間に介在し、かつ前記ショートリングと同一平面において連続する第2連続配線パターンと、前記独立配線パターン、前記第1および第2連続配線パターンを覆う絶縁膜とを有する配線基板であって、

前記絶縁膜は、前記独立配線パターンまで貫通する第1貫通口と、前記第1連 続配線パターンまで貫通する第2貫通口とを有しており、

前記独立配線パターンおよび前記第1連続配線パターンは、前記第2連続配線 パターンを跨ぐ接続パターンによって、前記第1貫通口および前記第2貫通口を 介して電気的に接続されており、

前記第2連続配線パターンは、前記接続パターンの形成領域以外の領域に、前記ショートリングと同一平面において前記独立配線パターン側へ突出する凸状部を有しており、

前記第1貫通口から前記接続パターンの形成領域内における前記第2連続配線 パターンまでの距離は、前記第1貫通口から前記凸状部までの距離よりも長い、 配線基板。

【請求項5】 前記絶縁膜は、前記凸状部の形成領域内に、前記凸状部まで 貫通する第3貫通口を有する、請求項4に記載の配線基板。

【請求項6】 前記第1貫通口から前記接続パターンの形成領域内における前記第2連続配線パターンまでの距離は、前記第1貫通口から前記第3貫通口までの距離よりも長い、請求項5に記載の配線基板。

【請求項7】 前記接続パターンは、前記第3貫通口を介して前記凸状部と電気的に接続されており、前記凸状部は、前記第2連続配線パターンから独立している、請求項5または6に記載の配線基板。

【請求項8】 前記第1貫通口から前記第2連続配線パターンまでの距離は、前記第1貫通口および前記第3貫通口を結ぶ仮想線上における、前記第3貫通口から前記第2連続配線パターンまでの距離よりも長い、請求項3、5~7のいずれか1項に記載の配線基板。

【請求項9】 請求項1~8のいずれか1項に記載の配線基板を用いて形成された表示装置。

【請求項10】 請求項3~6のいずれか1項に記載の配線基板を製造する方法であって、

前記絶縁膜に前記第1貫通口および前記第2貫通口を形成する工程と、

前記基板上に導電膜を形成する工程と、

前記導電膜をパターニングして、前記接続パターンを形成する工程とを有する配線基板の製造方法。

【請求項11】 請求項7に記載の配線基板を製造する方法であって、

前記絶縁膜に前記第1貫通口、前記第2貫通口および前記第3貫通口を形成する工程と、

前記基板上に導電膜を形成する工程と、

前記導電膜をパターニングして、前記接続パターンを形成する工程と、

前記凸状部と前記第2連続配線パターンとの接続部分を切断する工程とを有する配線基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、配線基板およびその製造方法に関する。本発明の配線基板は、液晶表示装置、有機または無機EL(エレクトロルミネッセント)表示装置、プラズマ表示装置、エレクトロクロミック表示装置などに適用することができる。

[0002]

【従来の技術】

液晶表示装置などに用いられるTFT(薄膜トランジスタ)基板には、TFT基板製造時の静電破壊(Electrostatic discharge 、以下「ESD」という)を防ぐ目的で、ショートリング(SR)と呼ばれるリング状の導体パターンが基板周辺部に設けられている。SRには、ゲートバスライン、補助容量線、ソースバスライン、予備配線などが接続されている。SRは、通常、パネル組み立て後のスクライブ工程や面取り工程で除去される(例えば、特許文献 1 参照)。

[0003]

【特許文献1】

特開平8-234227号公報

[0004]

図17は、TFT基板の製造工程中、ソースバスラインを形成するための導電膜(以下、ソース膜ともいう。)を基板全面に積層した状態を模式的に示す平面図であり、図18は、図17中のD-D'線断面図である。基板上には、行方向に延びる複数のゲートバスラインGLと、ゲートバスラインGLに対して平行に延びる複数の補助容量線Csと、ICチップとゲートバスラインGLとを導通させるためのゲート端子GTとが形成されている。配線の引き回しがスペース上困難な場合には、例えば図17に示すように、複数の補助容量線Csを接続する補助容量線幹CsTが、ゲートバスラインGLとゲート端子GTとの間に介在するように配置する必要がある。これにより、SRにつながったゲートメタル配線(例えば、補助容量線幹CsT、ゲートバスラインGL、予備配線)と、SRにつながっていないゲートメタル浮島(例えば、COG(Chip On Glass)ゲート端子、COGソース端子)とが存在することになる。

[0005]

また、ICチップ実装領域AAには、ICチップに電源電圧を供給するための端子VTやICチップに駆動信号を入力するための配線(不図示)が形成されている。これらの配線パターン上には、ゲート絶縁膜GIおよびソース膜SFが順次成膜されている。

[0006]

ゲート絶縁膜GIは、ゲートバスラインGLおよびゲート端子GTの各端部近傍の領域に、貫通口GOを有する。ソース膜SFが成膜されるまでの工程での剥離帯電等によりゲートメタル浮島に帯電した電荷は、ソース膜SFが成膜された時点で、貫通口GOを介して、SRに接続された配線に流れる。すなわち、ゲートメタル浮島に帯電した電荷をSRに逃がすことで基板上の配線は同電位となる。なお、ゲート端子GTとICチップ実装領域AAとが重畳する領域にも、ゲート絶縁膜GIに貫通口GOが形成されている。

[0007]

ソース膜SFを成膜した後、パターニングを行って、ソースバスラインSLと

、ゲートバスラインGLおよびゲート端子GTを接続する接続パターンCPとを 形成する。図19は、ソース膜をパターニングした状態を模式的に示す平面図で ある。

[0008]

【発明が解決しようとする課題】

しかしながら、ゲートメタル浮島の貫通口GOからゲートメタル配線までの距離が、ゲート浮島の貫通口GOからゲートメタル配線の貫通口GOまでの距離よりも短い場合、例えばゲート端子GTの貫通口GOから補助容量線幹CsTまでの距離aが、ゲート端子GTの貫通口GOからゲートバスラインGLの貫通口GOまでの距離bよりも短い場合には、ESDが発生する。図20は、ESDの発生を示す断面図である。基板全面が同電位になる前であって、ソース膜SFが成膜された瞬間に、剥離帯電等でゲート浮島とゲートメタル配線のところで生じる電位差(電荷)が、ゲート浮島に一番近いゲートメタル配線部に抜けてESDが発生する。

[0009]

図21は、ESDの発生箇所を示す平面図である。図21に示すように、ESDがゲートバスラインGLとゲート端子GTとを接続する接続パターンCPの形成領域に発生した場合、ゲートバスラインGLと補助容量線Csとがリークし、製品としては不良となる。

[0010]

本発明は、ESDによる製品不良を削減すること、言い換えれば、歩留りを向上させ、製造コストの低減、スループットの向上を図ることを目的とする。

[0011]

【課題を解決するための手段】

本発明の第1の局面による配線基板は、基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記独立配線パターンに最も近接し、かつ前記ショートリングと同一平面において連続する連続配線パターンと、前記独立配線パターンおよび前記連続配線パターンを覆う絶縁膜とを有する配線基板であって、前記絶縁膜は、前記独立配線

パターンまで貫通する第1貫通口と、前記連続配線パターンまで貫通する第2貫 通口とを有する。

[0012]

前記第1貫通口から前記連続配線パターンまでの距離は、前記第1貫通口および前記第2貫通口を結ぶ仮想線上における、前記第2貫通口から前記連続配線パターンまでの距離よりも長いことが望ましい。ここで、第1または第2貫通口から連続配線パターンまでの距離とは、絶縁膜表面における第1または第2貫通口の開口端部から連続配線パターンの端部までの最短距離をいう。本明細書において距離とは、平面視における距離をいう。

[0013]

本発明の第2の局面による配線基板は、基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記ショートリングと同一平面において連続する第1連続配線パターンと、前記独立配線パターンおよび前記第1連続配線パターンの間に介在し、かつ前記ショートリングと同一平面において連続する第2連続配線パターンと、前記独立配線パターン、前記第1および第2連続配線パターンを覆う絶縁膜とを有する配線基板であって、前記絶縁膜は、前記独立配線パターンまで貫通する第1貫通口と、前記第1連続配線パターンまで貫通する第2貫通口と、前記第2連続配線パターンまで貫通する第3貫通口とを有しており、前記独立配線パターンおよび前記第1連続配線パターンは、前記第2連続配線パターンを跨ぐ接続パターンによって、前記第1貫通口および前記第2貫通口を介して電気的に接続されており、前記第3貫通口は、前記接続パターンの形成領域以外の領域に形成されている。

[0014]

本発明の第3の局面による配線基板は、基板の周辺部に形成されたショートリングと、前記ショートリングから同一平面において独立した独立配線パターンと、前記ショートリングと同一平面において連続する第1連続配線パターンと、前記独立配線パターンおよび前記第1連続配線パターンの間に介在し、かつ前記ショートリングと同一平面において連続する第2連続配線パターンと、前記独立配線パターン、前記第1および第2連続配線パターンを覆う絶縁膜とを有する配線

基板であって、前記絶縁膜は、前記独立配線パターンまで貫通する第1貫通口と、前記第1連続配線パターンまで貫通する第2貫通口とを有しており、前記独立配線パターンおよび前記第1連続配線パターンは、前記第2連続配線パターンを跨ぐ接続パターンによって、前記第1貫通口および前記第2貫通口を介して電気的に接続されており、前記第2連続配線パターンは、前記接続パターンの形成領域以外の領域に、前記ショートリングと同一平面において前記独立配線パターン側へ突出する凸状部を有しており、前記第1貫通口から前記接続パターンの形成領域内における前記第2連続配線パターンまでの距離は、前記第1貫通口から前記出いる前記第2連続配線パターンまでの距離は、前記第1貫通口から前記出いる前記出いる。

[0015]

本発明の第3の局面による配線基板において、前記絶縁膜は、前記凸状部の形成領域内に、前記凸状部まで貫通する第3貫通口を有することが望ましい。この場合、前記第1貫通口から前記接続パターンの形成領域内における前記第2連続配線パターンまでの距離は、前記第1貫通口から前記第3貫通口までの距離よりも長いことが望ましい。

[0016]

本発明の第3の局面による配線基板において、前記接続パターンは、前記第3 貫通口を介して前記凸状部と電気的に接続されており、前記凸状部は、前記第2 連続配線パターンから独立していても良い。

[0017]

本発明の第2の局面による配線基板において、前記第1貫通口から前記第2連 続配線パターンまでの距離は、前記第1貫通口および前記第3貫通口を結ぶ仮想 線上における、前記第3貫通口から前記第2連続配線パターンまでの距離よりも 長いことが望ましい。また、本発明の第3の局面による配線基板であって、前記 絶縁膜が、前記凸状部の形成領域内に、前記凸状部まで貫通する第3貫通口を有 する場合、前記第1貫通口から前記第2連続配線パターンまでの距離は、前記第 1貫通口および前記第3貫通口を結ぶ仮想線上における、前記第3貫通口から前 記第2連続配線パターンまでの距離よりも長いことが望ましい。

[0018]

本発明の表示装置は、本発明の配線基板を用いて形成される。

[0019]

本発明の第1の局面による製造方法は、本発明の第2または第3の局面による 配線基板を製造する方法であって、前記絶縁膜に前記第1貫通口および前記第2 貫通口を形成する工程と、前記基板上に導電膜を形成する工程と、前記導電膜を パターニングして、前記接続パターンを形成する工程とを有する。

[0020]

本発明の第2の局面による製造方法は、本発明の第3の局面による配線基板において、前記接続パターンが、前記第3貫通口を介して前記凸状部と電気的に接続されており、前記凸状部が、前記第2連続配線パターンから独立している配線基板を製造する方法であって、前記絶縁膜に前記第1貫通口、前記第2貫通口および前記第3貫通口を形成する工程と、前記基板上に導電膜を形成する工程と、前記導電膜をパターニングして、前記接続パターンを形成する工程と、前記凸状部と前記第2連続配線パターンとの接続部分を切断する工程とを有する。

[0021]

【発明の実施の形態】

以下、図面を参照しながら本発明による実施形態を説明する。

[0022]

(実施形態1)

実施形態1の配線基板は、本発明の第1の局面による配線基板の実施形態である。図1は、実施形態1の配線基板を説明するための模式的な平面図であり、図2は、図1中のII-II線断面図である。

[0023]

本実施形態の配線基板は、基板の周辺部に形成されたSR(不図示)と、SRから同一平面において独立したゲート端子GTと、ゲート端子GTに最も近接し、かつSRと同一平面において連続する補助容量線幹CsTと、ゲート端子GTおよび補助容量線幹CsTを覆うゲート絶縁膜GIとを有する。ゲート絶縁膜GIには、ゲート端子GTまで貫通する第1貫通口GO1と、補助容量線幹CsTまで貫通する第2貫通口GO2とが形成されている。

[0024]

周囲から電気的に孤立したゲート端子GTに最も近接する補助容量線幹CsT上のゲート絶縁膜GIは開口しているので、ソース膜SFを成膜した瞬間に、ゲート端子GTに蓄積された電荷が、第1貫通口GO1および第2貫通口GO2を介して、SRにつながっている補助容量線幹CsTに移動する。これにより、ESDの発生を防ぐことができる。

[0025]

第1貫通口GO1から補助容量線幹CsTまでの距離1は、第1貫通口GO1 および第2貫通口GO2を結ぶ仮想線上における、第2貫通口GO2から補助容量線幹CsTまでの距離2よりも長いことが望ましい。ソース膜SFをスパッタ法やCVD (Chemical Vapor Deposition) 法により成膜する場合、第1貫通口GO1と第2貫通口GO2とを結ぶ仮想線の略中間点にて、第1貫通口GO1および第2貫通口GO2を介したゲート端子GTと補助容量線幹CsTとの電気的な接続がなされる。

[0026]

図22は、距離1が距離2よりも短い場合のESDの発生を示す模式的な平面図である。距離1が距離2よりも短い場合、ゲート端子GTに帯電した電荷は、第1貫通口GO1および第2貫通口GO2を介してゲート端子GTと補助容量線とが電気的に接続される前に、第1貫通口GO1から近い補助容量線幹CsTの端部に抜けるので、ESDが発生する。距離1が距離2よりも長い場合には、ゲート端子GTに帯電した電荷は、補助容量線幹CsTの端部に抜ける前に、第1貫通口GO1および第2貫通口GO2を介してゲート端子GTと補助容量線とが電気的に接続されることによって、第2貫通口GO2を介して補助容量線幹CsTに移動する。したがって、距離1を距離2よりも長く設定することによって、ESDの発生をより確実に防ぐことができる。

[0027]

(実施形態2)

実施形態2の配線基板は、本発明の第2の局面による配線基板の実施形態である。図3は、実施形態2の配線基板を説明するための模式的な平面図であり、図

4は、図3中のIV-IV線断面図である。

[0028]

本実施形態の配線基板は、基板の周辺部に形成されたSR(不図示)と、SR から同一平面において独立したゲート端子GTと、SRと同一平面において連続するゲートバスラインGLと、ゲート端子GTおよびゲートバスラインGLの間に介在し、かつSRと同一平面において連続する補助容量線幹CsTと、ゲート端子GT、ゲートバスラインGLおよび補助容量線幹CsTを覆うゲート絶縁膜GIとを有する。ゲート絶縁膜GIには、ゲート端子GTまで貫通する第1貫通口GO1と、ゲートバスラインGLまで貫通する第2貫通口GO2と、補助容量線幹CsTまで貫通する第3貫通口GO3とが形成されている。

[0029]

ゲート端子GTおよびゲートバスラインGLは、補助容量線幹CsTを跨ぐ接続パターンCPによって、第1貫通口GO1および第2貫通口GO2を介して電気的に接続されている。また、第3貫通口GO3は、接続パターンCPの形成領域以外の領域に形成されている。

[0030]

周囲から電気的に孤立したゲート端子GTに最も近接する補助容量線幹CsT上のゲート絶縁膜GIは開口しているので、ソース膜SFを成膜した瞬間に、ゲート端子GTに蓄積された電荷が、第1貫通口GO1および第3貫通口GO3を介して、SRにつながっている補助容量線幹CsTに移動する。これにより、ESDの発生を防ぐことができる。また、第3貫通口GO3は、接続パターンCPの形成領域以外の領域に形成されている。言い換えれば、第3貫通口GO3の領域に形成されたソース膜SFは、フォトリソグラフィー法により接続パターンCPを形成した際に、除去される。したがって、ゲートバスラインGLと補助容量線幹CsTとのリークを避けることができる。

[0031]

第1貫通口GO1から補助容量線幹CsTまでの距離1は、第1貫通口GO1 および第3貫通口GO3を結ぶ仮想線上における、第3貫通口GO3から補助容 量線幹CsTまでの距離2よりも長いことが望ましい。これにより、ESDの発 生をより確実に防ぐことができる。

[0032]

(実施形態3)

実施形態3の配線基板は、本発明の第3の局面による配線基板の実施形態である。図5は、実施形態3の配線基板を説明するための模式的な平面図であり、図6は、図5中のVI-VI線断面図である。

[0033]

本実施形態の配線基板は、基板の周辺部に形成されたSR(不図示)と、SR から同一平面において独立したゲート端子GTと、SRと同一平面において連続するゲートバスラインGLと、ゲート端子GTおよびゲートバスラインGLの間に介在し、かつSRと同一平面において連続する補助容量線幹CsTと、ゲート端子GT、ゲートバスラインGLおよび補助容量線幹CsTを覆うゲート絶縁膜GIとを有する。ゲート絶縁膜GIには、ゲート端子GTまで貫通する第1貫通口GO1と、ゲートバスラインGLまで貫通する第2貫通口GO2とが形成されている。

[0034]

ゲート端子GTおよびゲートバスラインGLは、補助容量線幹CsTを跨ぐ接続パターンCPによって、第1貫通口GO1および第2貫通口GO2を介して電気的に接続されている。補助容量線幹CsTは、接続パターンCPの形成領域以外の領域に、SRと同一平面においてゲート端子GT側へ突出する凸状部CNを有する。第1貫通口GO1から接続パターンCPの形成領域内における補助容量線幹CsTまでの距離3は、第1貫通口GO1から凸状部CNまでの距離4よりも長い。

[0035]

基板全面が同電位になる前であって、ソース膜SFが成膜された瞬間に、剥離 帯電等でゲート端子GTとSRにつながっている配線との間で生じる電位差(電 荷)が、SRにつながった一番近い配線部、つまり補助容量線幹СsTから突出 した凸状部CNに抜けて、ESDが発生する(図6参照)。

[0036]

また、凸状部CNのパターンは、接続パターンCPの形成領域以外の領域に形成されている。したがって、ゲートバスラインGLと補助容量線幹CsTとがESDを介してリークすることを避けることができ、最終製品の歩留まりを向上させることができる。

[0037]

(実施形態4)

実施形態4の配線基板は、実施形態3の変形例である。図7は、実施形態4の 配線基板を説明するための模式的な平面図である。

[0038]

本実施形態の配線基板は、ゲート絶縁膜GIが、凸状部CNの形成領域内に、凸状部CNまで貫通する第3貫通口GO3を有する。ゲート端子GTで生じた電荷は、ゲート端子GTに一番近い凸状部CNに抜けようとする。凸状部CN上のゲート絶縁膜GIに第3貫通口GO3が形成されている場合、ESDを発生させるときの抵抗が第3貫通口GO3を介するときの抵抗よりも極めて大きいので、電荷は抵抗の低い方に抜ける。すなわち、ゲート端子GTで生じた電荷は、第3貫通口GO3を介して凸状部CNに抜ける。したがって、第3貫通口GO3を形成することによって、ESDの発生を抑えることができる。

[0039]

第1貫通口GO1から凸状部CNまでの距離1は、第1貫通口GO1および第 3貫通口GO3を結ぶ仮想線上における、第3貫通口GO3から凸状部CNまで の距離2よりも長いことが望ましい。これにより、ESDの発生をより確実に防 ぐことができる。

[0040]

(実施形態5)

実施形態5の配線基板は、実施形態4の変形例である。図8は、実施形態5の配線基板を説明するための模式的な平面図である。図8に示すように、第1貫通口GO1から接続パターンCPの形成領域内における補助容量線幹CsTまでの距離3は、第1貫通口GO1から第3貫通口GO3までの距離5よりも長い。これにより、接続パターンCPの形成領域内においてESDが発生するのをより確

実に抑えることができる。

[0041]

ソース膜SFを成膜し、パターニングした際に、ダスト(異物)が原因となって本来必要としない領域にもパターンの膜が残る膜残りやパターン崩れ等が生じるおそれがある。本実施形態の配線基板では、ダストによる膜残りやパターン崩れ等が原因となって、意図せずに、接続パターンCPが第3貫通口GO3を介して凸状部CNと電気的に接続されてしまい、ゲート端子GTと補助容量線幹CsTとがリークする可能性がある。図9は、接続パターンCPによりゲート端子GTと補助容量線幹CsTとがリークした状態を示す平面図である。図9に示す配線基板では、ダストによる膜残り等が原因となって、接続パターンCPが歪な平面形状でパターニングされ、第3貫通口GO3を介して凸状部CNに電気的に接続されてしまっている。これにより、ゲート端子GTと補助容量線幹CsTとが、第1貫通口GO1および第3貫通口GO3を結ぶ接続パターンCPを介してリークする。

[0042]

このような異常な配線基板は、検査工程等において発見することができる。異常が発見された配線基板は、修理工程に付すことにより、リークの問題を解決することができる。具体的には、凸状部CNと補助容量線幹CsTとの接続部分Pを切断することによって、凸状部CNが補助容量線幹CsTから独立するので、ゲート端子GTと補助容量線幹CsTとの信号リークを避けることができる。接続部分Pの切断は、レーザーやイオンビームなどのエネルギービームを用いるなどの方法により実現することができる。後の修正工程でレーザー等を用いて切断できるように、補助容量線幹CsTから突出する凸状部CNの接続部分Pを細くすることが好ましい。例えば、接続部分Pの幅を3~20μm、好ましくは5~10μm程度にする。

[0043]

(実施例)

図10は、本発明の一実施例である配線基板の全体を模式的に示す平面図である。本実施例の配線基板は、アクティブエリア部Ⅰ、ゲート端子部Ⅱ、ソース端

子部III を有する。

[0044]

本実施例の配線基板は、基板の周辺部に形成されたSRと、SRから同一平面においてそれぞれ独立したゲート端子GTおよびソース端子STと、SRと同一平面においてそれぞれ連続するゲートバスラインGLおよび補助容量線Csとを有する。ゲートバスラインGLおよび補助容量線Csは、互いに略平行をなして行方向に延びている。複数の補助容量線Csを接続する補助容量線幹CsTが、ゲートバスラインGLとゲート端子GTとの間を列方向に延びている。また、ICチップ実装領域には、ICチップに電源電圧を供給するための端子VTが形成されている。

[0045]

列方向に並ぶ両ゲート端子GT間には、補助容量線幹CsTから突出する凸状部CNが介在している。また、行方向に並ぶ両ソース端子ST間には、補助容量線Csから突出する凸状部CNが介在している。これらの配線パターン上には、ゲート絶縁膜(不図示)が積層されている。ゲート絶縁膜には、ゲート端子GTおよびゲートバスラインGLの各端部近傍の領域に、それぞれ第1貫通口GO1および第2貫通口GO2が形成されている。ゲート端子GTとゲートバスラインGLとは、補助容量線幹CsTを跨ぐ接続パターンCPによって、第1貫通口GO1および第2貫通口GO2を介して、電気的に接続されている。同様に、凸状部CNの領域には、ゲート絶縁膜に第3貫通口GO3が形成されている。

[0046]

ゲート絶縁膜上には、列方向に延びるソースバスラインSLが形成されている。ソースバスラインSLとゲートバスラインGLとの交差部近傍には、TFTが形成されている。ソースバスラインSLとゲートバスラインGLとで仕切られた領域には、画素電極PEが形成され、アクティブエリア部Iには、複数の画素電極PEがマトリクス状に配置されている。画素電極PEは、コンタクトホールCHを介してTFTに接続されている。ソースバスラインSLの一方端部は、ソース端子STと重畳し、ゲート絶縁膜に形成された第1貫通口GO1を介して、ソースバスラインSLとソース端子STとが電気的に接続されている。

[0047]

次に、図面を参照しながら、本実施例の配線基板を製造する工程について説明する。図11(a),(b),(c) は、それぞれ各製造工程における図10中のA-A 線断面図、B-B 線断面図、C-C 線断面図である。図12~図16は、各製造工程における配線基板を模式的に示す平面図である。

[0048]

洗浄されたガラス等の絶縁性基板上に、Reactiveスパッタ装置を用いて、ゲートバスライン等となる導電膜を成膜する。例えば、TiN/Al/Ti (50/100/30 nm) の導電膜を成膜する。フォトリソ工程などにより、レジストをパターニングし、例えばReactive Ion Etching (RIE)モードのドライエッチャーで、ゲートバスライン等を形成し、レジスト剥離液等の薬液でレジストを剥離する(工程1、図12参照)。図12に示すように、補助容量線幹CsTを挟むようにして、ゲート端子GTとゲートバスラインGLとが配置されている。ゲートバスラインGL、補助容量線幹CsT、補助容量線Csは、SRにつながっている。

[0049]

ゲート端子GTは、いわば浮島となっており、後述するゲート絶縁膜GIに設けた第1貫通口GO1を介して、後述のソースバスラインSLとなる導電膜の成膜によりSRに接続される。本実施例では、補助容量線幹CsTから突出する凸状部CNをゲート端子GTのすぐ横に配置する。

[0050]

CVD装置を用いて、ゲート絶縁膜(400 nm) GIと、TFT半導体10であるa-Si(150 nm) およびn+Si(40nm) とを連続成膜する。フォトレジストを塗布し、Plasma Etching (PE) モードのドライエッチャーを用いて、n+Si/a-Si をエッチングし、半導体の島形成を行う。その後に、レジスト剥離液等の薬液で島形成フォトレジストを剥離する(工程2、図13参照)。

[0051]

フォトレジストを塗布し、パターニングして、ゲートバスラインG L、ゲート端子G T、ソース端子 S T、凸状部 C N それぞれの一部の領域に開口を形成する。RIE モードのドライエッチャーを用いて、露出したゲート絶縁膜 G I をエッチ

ングする。その後に、レジスト剥離液等の薬液で島形成フォトレジストを剥離する(工程3、図14参照)。

[0052]

ゲート絶縁膜GIに第1および第2貫通 $\Box GO1$,GO2を形成することによって、ソースバスラインSLとソース端子STとを電気的に接続することが可能となる。第1貫通 $\Box GO1$ から第3貫通 $\Box GO3$ までの距離を α とし、第1貫通 $\Box GO1$ から補助容量線幹CsTまでの距離を β とすると、距離 α よりも距離 β を長くする。すなわち、距離比 β / α を1よりも大きくする。本実施例では、例えば、距離比 β / α が5程度となるように配置する。

[0053]

次に、ソースメタル膜SFが成膜される。ガラス基板は搬送カセットに入った 状態で、成膜装置に運ばれる。基板はカセットから1枚ずつフォーク状もしくは 板状のアームにて取り出され、成膜前のウエッブクリーナー(乾式洗浄機、バキ ュームクリーナー)の吸着ステージに載せられ、成膜前洗浄を受ける。洗浄後、 基板をロボットアームが再度うけ取るので、吸着ステージから基板が持ち上げら れる。このとき、ガラス基板に剥離帯電が生じる。しかし、持ち上げられる時の ガラスのたわみや反り、ステージの形状、ステージから持ち上げる際のリフトピ ンの位置等の影響によって、基板がステージから離れるタイミングに面内でズレ が生じる。

[0054]

剥離帯電は、ステージに接触しているガラス基板がステージから剥離される瞬間に発生し、その電荷量は接触面積に依存する。ステージから離れるタイミングがズレるということは、基板がステージから離れ始めてから完全に離れるまでの間に、基板とステージとの接触面積が変化することを意味する。したがって、発生する電荷量は、基板がステージから離れ始めてから完全に離れるまでの間に変化する。そのため、ガラス基板は基板面内で不均等な電荷量で帯電した状態となる。

[0055]

この不均等な電荷量での帯電は、SRでつながっている部分に関してはガラス

面内で電荷が均一化される。しかし、ゲート端子GTはいわば浮島となっているので、電荷が動けず、SRとゲート端子GTとで電位差(電荷)が生じる。

[0056]

このような状態のガラス基板上にReactiveスパッタ装置等を用いて、導電膜を成膜する。例えば、ソースメタルAl/Tiの2層を成膜する(100/50nm)。成膜する際、1層目のTiが成膜された瞬間に、貫通口GO1~GO3を介して、ゲートバスラインGL、ゲート端子GT、ソース端子STおよび補助容量線幹CsTが電気的に接続され、基板全面が同電位になる。ゲート端子GTやソース端子STの第1貫通口GO1から凸状部CNの第3貫通口GO3までの距離が、第1貫通口GO1から補助容量線幹CsTや補助容量線Csのエッジまでの距離よりも長く、さらに補助容量線幹CsTや補助容量線Csの領域に貫通口がないか、もしくはエッジから遠い位置に貫通口がある場合、ゲート端子GT(浮島部)に溜まった電荷はゲート絶縁膜GIを破壊し、絶縁膜に覆われた配線のエッジに放電される。

[0057]

本実施例によれば、ゲート端子GTに溜まった電荷は、一番近い凸状部CNの 第3貫通口GO3を介して、補助容量線幹CsTからSRへと流れる。したがっ て、基板全面が同電位となるので、静電破壊(ESD)は発生しない。

[0058]

ソースTiおよびソースAlを順次成膜して、ソース膜SFを形成する。その後、フォトレジストを塗布する。燐酸/硝酸/酢酸等のエッチャントを用いて、ソース・ドレインAlをエッチングする。なお、ソースAL/ソースTiをドライエッチングにより連続でエッチングしても良い。

[0059]

これにより島形成されたTFT 部をPEモードのドライエッチャーを用いてエッチングし、チャネルを形成する。なお、AL/Tiをドライエッチングにより連続でエッチングする際に、チャネルも連続エッチングしても良い。

[0060]

チャネルの形成とともに、ゲートバスラインGLおよびゲート端子GTを接続

する接続パターンCPが形成される。レジスト剥離液等の薬液を用いて、ソース・ドレイン形成フォトレジストを剥離する(工程4、図15参照)。

[0061]

第1の層間絶縁膜としてTFT 保護SiN 膜20 (200 nm)をCVD 装置で成膜した後に、第2の層間絶縁膜として有機樹脂膜30を塗布する。有機樹脂膜30としては、フェノールノボラック樹脂等のフォトレジストと同様に、感光剤を入れたアクリルやポリイミド樹脂等であって、露光・現像できる樹脂を用いる。有機樹脂膜30は、層間絶縁膜として使用するので、後の画素電極形成工程中のレジスト剥離時に剥離されない性質を持っている。この性質がフォトレジストと異なる

[0062]

有機樹脂膜30をマスクにして、ドレイン電極-画素電極のコンタクトホール CH内の TFT保護SiN をPEモードのドライエッチャーを用いて処理する。コンタクトホールCHを通して、ドレイン電極と画素電極とが接続される(工程5、図16参照)。但し、剥き出しになったドレインAlと画素電極金属ITO のオーミック抵抗が高いので、ドレイン電極Alを燐酸/硝酸/酢酸等でエッチング処理し、Tiを剥き出しにする(図11(c)参照)。

[0063]

Reactiveスパッタ装置を用いて、画素電極ITO を100 nm成膜し、フォトレジストを形成する。塩化第二鉄 $FeCl_3$ 等でエッチングして、画素電極PEを形成する。最後に、画素電極フォトレジストをレジスト剥離液等の薬液で剥離する(工程6、図10参照)。

[0064]

以上の工程を経てアクティブマトリクス基板が製造される。このアクティブマトリクス基板は、液晶表示装置、有機または無機 E L (エレクトロルミネッセント)表示装置、プラズマ表示装置、エレクトロクロミック表示装置などに用いることができる。例えば、アクティブマトリクス基板を用いて液晶表示装置を製造する場合について簡潔に説明する。アクティブマトリクス基板と、これに対向する対向基板とにそれぞれ配向膜を形成し、ラビング処理を行う。アクティブマト

リクス基板と対向基板とをシール材を介して貼り合わせ、両基板の間隙に液晶材料を充填して、液晶パネルを組み立てる。その後、スクライブ工程や面取り工程にて、SRを除去する。液晶パネルのICチップ実装領域に、COGのゲートドライバやソースドライバを実装する。

[0065]

本実施例では、TFT の一部が浮島構造となっている場合に、浮島の近くに配置したショートリングにコンタクト窓を開け、その後に成膜される膜を使って、浮島で生じた電荷(電位差)を流すことができる。これにより、静電破壊を防ぐことができる。

[0066]

コンタクト窓を作れない場合でも、浮島のパターンの周囲であって、最終製品の品位に影響を与えない箇所で、選択的にESDを発生させるように、配線パターンを配置する。したがって、歩留りが向上し、製造コストの低減、スループットの向上を達成できる。

[0067]

【発明の効果】

本発明によれば、ESDによる製品不良を削減することができる。したがって、歩留りを向上させ、製造コストの低減、スループットの向上を図ることができる。

【図面の簡単な説明】

【図1】

実施形態1の配線基板を説明するための模式的な平面図である。

【図2】

図1中のII-II線断面図である。

【図3】

実施形態2の配線基板を説明するための模式的な平面図である。

【図4】

図3中のIV-IV線断面図である。

【図5】

実施形態3の配線基板を説明するための模式的な平面図である。

【図6】

図5中のVI-VI線断面図である。

【図7】

実施形態4の配線基板を説明するための模式的な平面図である。

【図8】

実施形態5の配線基板を説明するための模式的な平面図である。

【図9】

接続パターンCPによりゲート絶縁膜GIと補助容量線幹CsTとがリークした状態を示す平面図である。

【図10】

本発明の一実施例である配線基板の全体を模式的に示す平面図である。

【図11】

図11(a),(b),(c) は、それぞれ各製造工程における図10中のA-A 線断面図、B-B 線断面図、C-C 線断面図である。

【図12】

製造工程1における配線基板を模式的に示す平面図である。

【図13】

製造工程2における配線基板を模式的に示す平面図である。

【図14】

製造工程3における配線基板を模式的に示す平面図である。

【図15】

製造工程4における配線基板を模式的に示す平面図である。

【図16】

製造工程5における配線基板を模式的に示す平面図である。

【図17】

TFT基板の製造工程中、ソース膜を基板全面に積層した状態を模式的に示す 平面図である。

【図18】

図17中のD-D'線断面図である。

【図19】

ソース膜をパターニングした状態を模式的に示す平面図である。

【図20】

ESDの発生を示す断面図である。*

【図21】

ESDの発生箇所を示す平面図である。

【図22】


距離1が距離2よりも短い場合のESDの発生を示す模式的な平面図である。

【符号の説明】


- SR ショートリング
- GL ゲートバスライン
- SL ソースバスライン
- GT ゲート端子
- ST ソース端子
- Cs 補助容量線
- CsT 補助容量線幹
 - G I ゲート絶縁膜
- GO1 第1貫通口
- GO2 第2貫通口
- GO3 第3貫通口
 - CP 接続パターン
 - CN 凸状部

【書類名】図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】



【図22】



【書類名】 要約書

【要約】

【課題】 静電破壊による製品不良を削減する。

【解決手段】 基板の周辺部に形成されたショートリング(SR)と、SRから同一平面において独立した独立配線パターン(例えばゲート端子GT)と、独立配線パターンに最も近接し、かつSRと同一平面において連続する連続配線パターン(例えば、補助容量線幹CsT)と、独立配線パターンおよび連続配線パターンを覆う絶縁膜とを有する。絶縁膜は、独立配線パターンまで貫通する第1貫通口GO1と、連続配線パターンまで貫通する第2貫通口GO2とを有する。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社